Tối thiểu hóa mạch tổ hợp, sơ đồ Carnot, tổng hợp mạch

Trong công việc kỹ thuật thực tế, tổng hợp logic được hiểu là quá trình tổng hợp các hàm riêng của một máy tự động hữu hạn hoạt động theo một thuật toán nhất định. Kết quả của công việc này là thu được các biểu thức đại số cho đầu ra và các biến trung gian, dựa trên đó có thể xây dựng các mạch chứa số lượng phần tử tối thiểu. Kết quả của quá trình tổng hợp, có thể thu được một số biến thể tương đương của các hàm logic có biểu thức đại số tuân theo nguyên tắc tối giản của các phần tử.

Cơm. 1. Bản đồ Karnaugh

Quá trình tổng hợp mạch chủ yếu được rút gọn thành việc xây dựng các bảng chân lý hoặc bản đồ Carnot theo các điều kiện nhất định cho sự xuất hiện và biến mất của các tín hiệu đầu ra. Cách xác định một hàm logic sử dụng các bảng chân lý là bất tiện đối với một số lượng lớn các biến. Việc xác định các hàm logic bằng bản đồ Carnot sẽ dễ dàng hơn nhiều.

Bản đồ Karnaugh là một tứ giác được chia thành các ô vuông cơ bản, mỗi ô tương ứng với sự kết hợp các giá trị của tất cả các biến đầu vào của chính nó. Số lượng ô bằng với số lượng của tất cả các bộ biến đầu vào — 2n, trong đó n là số lượng biến đầu vào.

Các nhãn biến đầu vào được viết ở bên cạnh và trên cùng của bản đồ, và các giá trị của biến được viết dưới dạng một hàng (hoặc cột) số nhị phân phía trên mỗi cột bản đồ (hoặc ở phía đối diện với mỗi hàng bản đồ) và tham chiếu đến toàn bộ hàng hoặc cột (xem Hình 1). Một dãy số nhị phân được viết sao cho các giá trị kề nhau chỉ khác nhau một biến.

Ví dụ: đối với một biến — 0,1. Đối với hai biến — 00, 01, 11, 10. Đối với ba biến — 000, 001, 011, 010, 110, 111, 101, 100. Đối với bốn biến — 0000, 0001, 0011, 0010, 0110, 0111, 0101, 0100, 1100, 1101, 1111, 1110, 1010, 1011, 1001, 1000. Mỗi ô vuông chứa giá trị của biến đầu ra tương ứng với sự kết hợp của các biến đầu vào cho ô đó.

Bản đồ Karnaugh có thể được xây dựng từ mô tả bằng lời của thuật toán, từ sơ đồ đồ họa của thuật toán, cũng như trực tiếp từ các biểu thức logic của hàm. Trong trường hợp này, một biểu thức logic nhất định phải được rút gọn thành dạng SDNF (dạng chuẩn tắc phân ly hoàn hảo), được hiểu là dạng của một biểu thức logic ở dạng phân tách các liên kết cơ bản với một tập hợp đầy đủ các biến đầu vào.

Biểu thức logic chỉ chứa các hợp của các thành phần đơn lẻ, do đó, mỗi bộ biến trong các hợp phải được gán một trong ô tương ứng của bản đồ Carnot và 0 trong các ô khác.

Như một ví dụ về giảm thiểu và tổng hợp chuỗi tổ hợp, hãy xem xét hoạt động của một hệ thống giao thông đơn giản hóa. Trong bộ lễ phục. Hình 2 cho thấy một hệ thống băng tải có phễu, bao gồm băng tải 1 có cảm biến trượt (DNM), thùng chứa thức ăn 4 có cảm biến mức cao nhất (LWD), cổng 3 và băng tải đảo chiều 2 có cảm biến cho sự hiện diện của vật liệu trên băng tải (DNM1 và DNM2).

Cơm. 2. Hệ thống giao thông

Hãy lập công thức cấu trúc để bật rơle báo động trong trường hợp:

1) độ trượt của băng tải 1 (tín hiệu từ cảm biến BPS);

2) tràn bể chứa 4 (tín hiệu từ cảm biến DVU);

3) khi cửa chớp được bật, không có vật liệu nào trên băng tải đảo ngược (không có tín hiệu từ các cảm biến về sự hiện diện của vật liệu (DNM1 và DNM2).

Hãy gắn nhãn các phần tử của biến đầu vào bằng các chữ cái:

• Tín hiệu DNS — a1.

• Tín hiệu TLD — a2.

• Tín hiệu công tắc giới hạn cổng — a3.

• Tín hiệu DNM1 — a4.

• Tín hiệu DNM2 — a5.

Do đó, chúng ta có năm biến đầu vào và một hàm đầu ra R. Bản đồ Carnot sẽ có 32 ô. Các ô được lấp đầy dựa trên các điều kiện hoạt động của rơle báo động. Các ô trong đó giá trị của các biến a1 và a2 theo điều kiện bằng một được lấp đầy bằng các ô, vì tín hiệu từ các cảm biến này phải kích hoạt rơle cảnh báo. Các đơn vị cũng được đặt trong các ô theo điều kiện thứ ba, tức là. khi cửa mở, không có vật liệu trên băng tải đảo chiều.

Để giảm thiểu hàm theo các thuộc tính đã nêu trước đó của bản đồ Carnot, chúng tôi phác thảo một số đơn vị dọc theo các đường viền, theo định nghĩa là các ô liền kề. Trên đường viền kéo dài hàng thứ hai và thứ ba của bản đồ, tất cả các biến ngoại trừ a1 đều thay đổi giá trị của chúng.Do đó, hàm của vòng lặp này sẽ chỉ bao gồm một biến a1.

Tương tự như vậy, hàm vòng lặp thứ hai bao trùm hàng thứ ba và thứ tư sẽ chỉ bao gồm biến a2. Hàm vòng lặp thứ ba bao trùm cột cuối cùng của bản đồ sẽ bao gồm các biến a3, a4 và a5 khi các biến a1 và a2 trong vòng lặp này thay đổi giá trị của chúng. Do đó, các hàm đại số của logic của hệ thống này có dạng sau:

Cơm. 3. Bản đồ Carnot sơ đồ giao thông

Hình 3 cho thấy sơ đồ để áp dụng FAL này cho các phần tử tiếp điểm rơle và các phần tử logic.

Cơm. 4. Sơ đồ điều khiển báo động của hệ thống giao thông: a — rơ le - mạch tiếp điểm; b — trên các phần tử logic

Ngoài bản đồ Carnot, còn có các phương pháp khác để giảm thiểu hàm đại số logic. Đặc biệt, có một phương pháp để đơn giản hóa trực tiếp biểu thức phân tích của hàm được chỉ định trong SDNF.

Trong biểu mẫu này, bạn có thể tìm thấy các thành phần khác nhau theo giá trị của một biến. Các cặp thành phần như vậy còn được gọi là liền kề và trong đó hàm, như trong bản đồ Carnot, không phụ thuộc vào biến thay đổi giá trị của nó. Do đó, áp dụng định luật dán, ta có thể rút gọn biểu thức đi một liên kết.

Sau khi thực hiện một phép biến đổi như vậy với tất cả các cặp liền kề, người ta có thể loại bỏ các phép hợp lặp lại bằng cách áp dụng định luật bình thường. Biểu thức thu được được gọi là dạng chuẩn tắc rút gọn (SNF) và các hợp chất có trong SNF được gọi là ẩn ý. Nếu việc áp dụng luật dính tổng quát được chấp nhận cho một hàm, thì hàm đó sẽ còn nhỏ hơn nữa.Sau tất cả các phép biến đổi trên, hàm được gọi là hàm cụt.

Tổng hợp sơ đồ khối logic

Trong thực tế kỹ thuật, để cải tiến thiết bị, thường cần phải chuyển từ sơ đồ rơle-công tắc tơ sang sơ đồ không tiếp xúc dựa trên các phần tử logic, bộ ghép quang và thyristor. Để thực hiện quá trình chuyển đổi như vậy, có thể sử dụng kỹ thuật sau.

Sau khi phân tích mạch rơle-công tắc tơ, tất cả các tín hiệu hoạt động trong đó được chia thành đầu vào, đầu ra và trung gian và các ký hiệu chữ cái được giới thiệu cho chúng. Tín hiệu đầu vào bao gồm các tín hiệu báo trạng thái của công tắc hành trình và công tắc hành trình, nút điều khiển, công tắc vạn năng (bộ điều khiển cam), cảm biến điều khiển các thông số kỹ thuật, v.v.

Các tín hiệu đầu ra điều khiển các phần tử chấp hành (khởi động từ, nam châm điện, thiết bị truyền tín hiệu). Tín hiệu trung gian xảy ra khi các phần tử trung gian được kích hoạt. Chúng bao gồm các rơle cho các mục đích khác nhau, ví dụ như rơle thời gian, rơle tắt máy, rơle tín hiệu, rơle lựa chọn chế độ vận hành, v.v. Các tiếp điểm của các rơle này thường được bao gồm trong các mạch của đầu ra hoặc các phần tử trung gian khác. Tín hiệu trung gian được chia thành tín hiệu không phản hồi và tín hiệu phản hồi, loại thứ nhất chỉ có các biến đầu vào trong mạch của chúng, loại thứ hai có tín hiệu của các biến đầu vào, trung gian và đầu ra.

Sau đó, các biểu thức đại số của các hàm logic cho các mạch của tất cả các phần tử đầu ra và trung gian được viết. Đây là điểm quan trọng nhất trong thiết kế hệ thống điều khiển tự động không tiếp xúc.Các hàm đại số logic được tổng hợp cho tất cả các rơle, công tắc tơ, nam châm điện, thiết bị báo hiệu có trong mạch điều khiển của phiên bản rơle-công tắc tơ.

Các thiết bị rơle-công tắc tơ trong mạch nguồn của thiết bị (rơle nhiệt, rơle quá tải, bộ ngắt mạch, v.v.) không được mô tả bằng các chức năng logic, vì các phần tử này, theo chức năng của chúng, không thể thay thế bằng các phần tử logic. Nếu có các phiên bản không tiếp xúc của các phần tử này, thì chúng có thể được đưa vào mạch logic để điều khiển tín hiệu đầu ra của chúng, điều này phải được thuật toán điều khiển tính đến.

Các công thức kết cấu thu được ở dạng bình thường có thể được sử dụng để xây dựng sơ đồ kết cấu của cổng Boolean (VÀ, HOẶC, KHÔNG). Trong trường hợp này, người ta phải tuân theo nguyên tắc tối thiểu của các phần tử và trường hợp vi mạch của các phần tử logic. Để làm được điều này, bạn cần chọn một loạt các phần tử logic sao cho nó có thể nhận ra đầy đủ ít nhất tất cả các hàm cấu trúc của đại số logic. Thường thì logic "CẤM", "ÁP DỤNG" phù hợp cho những mục đích này.

Khi xây dựng các thiết bị logic, chúng thường không sử dụng một hệ thống các phần tử logic hoàn chỉnh về mặt chức năng để thực hiện tất cả các hoạt động logic cơ bản. Trong thực tế, để giảm danh pháp của các phần tử, một hệ thống các phần tử được sử dụng chỉ bao gồm hai phần tử thực hiện các thao tác AND-NOT (Scheffer di chuyển) và OR-NOT (Mũi tên của Pierce) hoặc thậm chí chỉ một trong những phần tử này . Ngoài ra, số lượng đầu vào của các phần tử này thường được chỉ định.Do đó, các câu hỏi về tổng hợp các thiết bị logic trong một cơ sở nhất định của các yếu tố logic có tầm quan trọng thực tế lớn.